

## NJM3545とNJM3548の過渡電圧対策

NJM3545とNJM348は汎用のドライバ回路で、出力ダーリントントランジスタのSOA（安全動作領域）を確保するため、レスポンスが非常に早い短絡保護回路を内蔵しています。内部の保護回路にはサイリスタのような構造を採用しており、短絡時には出力トランジスタを高速にオフ状態にし、リセットがかかるまでその状態を保ちます。出力の短絡は電流スパイクを発生させるだけでなく、過渡電圧も発生させます。この過渡電圧は前述の短絡保護回路を誤動作させる場合があります。

短絡保護は、上記以外でも $V_{CC}$ や、出力、GNDの電位が急激に変化した場合にも設動作することがあります。このため、誤動作を避けるために、適正な基板パターン設計とノイズフィルターの挿入が重要です。

アプリケーションによっては、短絡保護回路の過渡電圧に対する感度が高すぎる場合もあります。例として、大きな負荷電流を機械的なスイッチやICの近傍でリレーなどでスイッチングした場合などです。この場合にも、下記に説明するような対策が必要になります。

### 基本設計

電源とシステムのレイアウト時：

図1にICを動作させる上で最低限必要な、デカップリング用素子を搭載した回路を示します。一般的なアプリケーションの場合、このレベルのデカップリングコンデンサで十分な特性が得られます。

- ・ $V_{CC}$ とGNDの配線は最短にし、配線が低抵抗でできるように留意する。
- ・一点のGND（いわゆる1点アース）を守る（別々の配線をし、接地点は一点にする）
- ・デカップリングコンデンサC1、C2は別々にし、かつできる限りICの近くに配置する。高安定な電源を使用している場合で、かつ電源からドライバまでの配線が十分短い場合には、安価な低リークタイプの電解コンデンサも使用できます。C2は高周波でのデカップリングを向上させるためにセラミックコンデンサをC1に並列に接続します。標準値は0.002 $\mu$ Fから0.1 $\mu$ Fです。




図1 標準デカップリング回路例




図2 通常動作時の波形と過渡電圧による短絡保護の誤動作のタイムチャート例




図3 短絡保護回路の等価回路

### 外付け定数の選定ガイド

部品	目的	標準値
C 1 :	電源デカップリング	6 . 8 μ F ( タンタル )
C 2 :	電源高周波デカップリング	0 . 0 4 7 μ F ( セラミック )
C 3 :	電源フィルタ	1 0 0 μ F
C 4 :	出力フィルタ	0 . 0 1 μ F
C 5 :	高周波 L C フィルタ	0 . 0 4 7 μ F
C 6 :	高周波 R C フィルタ	0 . 1 μ F
D 1 :	クランプダイオード	UF 4 0 0 1、BYV 2 7 / 1 0 0
L 1 :		1 0 0 μ H
L 2 :		4 0 μ H
R 1 :		5 6

注：上記は全て標準値です。実際の定数選定についてはアプリケーション毎に動作をご確認下さい。




図4 過渡電圧対策のフィルターを使用してノイズ耐量を向上させたアプリケーション例

### フィルタの挿入：

出力端子から進入する過渡電圧を低減するため、出力とGND間にコンデンサの追加が必要な場合もあります。容量はアプリケーションによって決めますが、必ずセラミックコンデンサを使用します。通常、 $0.001$ から $0.047\mu\text{F}$ が使われます。この値（浮遊容量と負荷容量も含む）が大きすぎると、電源投入時の立ち上がり時の電圧を誤判定して短絡保護が働いてしまう場合があります。このため、C3の選定にあたっては実際のアプリケーションで上記の確認をして、誤動作に注意しなければなりません。

### NJM3548の過渡電圧対策

ソースドライバの3548は、シンクドライバの3545に対して、出力端子から侵入する過渡電圧に対する感度が高くなっています。これは、3545はコレクタ出力なので出力端子から侵入する過渡電圧に対してノイズ耐性があるのに対し、3548はエミッタ出力で、電流検出抵抗 $R_{\text{SENSE}}$ がエミッタに直接接続されているためです。

図2と図3に外部からの過渡電圧が感度の高い短絡検出回路を誤動作させる様子を示します。 $V_{\text{CC}}$ から侵入する過渡電圧は、出力トランジスタのベースドライブ回路を経由して $V_{\text{t}}$ を増加させ、サイリスタをトリガします。出力から侵入する過渡電圧はT3とCmとT2を経由してサイリスタをトリガします。図4に、外部からのノイズ侵入が激しいアプリケーションを想定したフィルタ構成を示します。これは非常に厳しい対策を想定しているため、通常これらのすべての対策をとることは必要ありません。

まずは図1の最低限の対策からはじめて、必要に応じてステップバイステップで対策するのが得策です。追加の順番を以下に示します。

### 電源とシステムのレイアウト：

- ・ $V_{\text{CC}}$ とGND端子は最短にし、低抵抗で配線ができるように留意する。
- ・複数の電源電圧で使用される場合は、各電源のグランド端子が独立させる。またロジックGNDとパワーGNDおよびGNDとドライバー間は「一点アース」で接続する。
- ・電源端子もしくはドライバーのPCBに接続されているLCフィルター（L1とC3）は、 $V_{\text{CC}}$ ラインのノイズやスパイクを減らす。複数の回路で同じフィルターを共用することもできる。通常Lは $10\sim 1000\mu\text{H}$ 、Cは $10\sim 1000\mu\text{F}$ が使用される。値が大きいほうが過渡電圧に対する抑制が大きくなるが、コストも高くなる。

### 各回路のデカップリング：

- ・ $V_{\text{CC}}$ とGND間にデカップリング（フィルタ）コンデンサC1を接続し、かつできる限りICの近くに配置する $6\sim 8\mu\text{F}$ のタンタルコンデンサか、同等以上にリークが少なくかつ低インピーダンス型（ESRが小さい）コンデンサの使用を推奨。
- ・各IC毎に必ず別個のデカップリングコンデンサ（C1）を用意する。同一基板上に複数の3545や3548を使用する場合でも、デカップリングコンデンサの共用は絶対にしない。
- ・C1に並列に接続されているセラミックコンデンサC2は、高周波でのデカップリングを向上させる。標準値は $0.002\mu\text{F}$ から $0.1\mu\text{F}$ です。

### クランピング：

- ・内蔵のクランプダイオードは通常、誘導性負荷がオフされたときに発生する過渡電圧をクランプするのに効果がある。しかしながら、PWMやスイッチモードで動作させるアプリケーションなどでは、出力端子がアプリケーション外部からアクセス可能で、電氣的なノイズ環境にさらされるようなときは、外付けクランプダイオードが必要な場合がある。
- ・出力端子とGND間に接続されているダイオードD1は出力がGNDに短絡された場合に発生するパルスをクランプする。ダイオードはスイッチ用のダイオードなど、リカバリ時間が早く、順方向電圧VFの小さいものを使用する。具体的にはUF4001、BYV27/100など、リカバリ時間 $t_{rr}$ が100ns以下で、かつ順方向電流能力が1A以上のものを推奨。

### フィルタ構成：

- ・出力部のフィルタは、特に出力が機器の外部に直接接続されるような汎用アプリケーションにおいて、誘導性負荷の切断時や接続時に起こるRFIやEMIの原因となるパルスを低減する。
- ・出力 - GND間にキャパシタC4を接続。通常0.001~0.047 $\mu$ Fを使用。
- ・L2とC5によるLCフィルタはRFIを低減し、ESD耐量を向上させる。通常L2は1~100 $\mu$ H、C5は0.01~0.1 $\mu$ Fの範囲で設定する。

LCフィルタを使用する場合、スイッチオン/オフ時の発振を減らすために、R1とC6で構成されるRCフィルタが必要になる。R1とC6の定数はL2とC5の値による。

L2を使用する場合、0.1 $\mu$ F以上の大きい容量性負荷や、突入電流がある電球などをドライブすることができる。

出力にLCフィルタを使用すると、短絡保護は使用しない場合よりも遅れて検出される。電源電圧、スイッチング周波数、Lのサイズなどの条件によっては、短絡状態をまったく検出しない場合もある。その場合、サーマルシャットダウンが動作して、回路をオフにする。