

3.5A MOSFET 内蔵 降圧用 スイッチングレギュレータ IC

■概要


NJW4196 は、40V、3.5A のパワー-MOSFET を内蔵した降圧用スイッチングレギュレータ IC です。従来のカレントモード制御方式よりも減電圧から電圧上昇時の過渡特性が改善されており、優れたレギュレーション特性を発揮します。

外部クロックを入力することで、スイッチング周波数を同期して動作させることが可能です。

またソフトスタート機能による安定した回路起動が可能であり、過電流・過熱保護機能で異常時の回路保護を行います。

カーアクセサリ、OA 機器、産業機器などの高電圧からロジック電圧の生成に最適です。

■外形



NJW4196GM1

■特長


- 減電圧から電圧上昇時の高速過渡応答
- 外部クロックに同期可能
- 広動作電圧範囲 4.45V~40V
- スイッチング電流 5A min.
- 発振周波数 A ver. 固定 450kHz typ.
 J ver. 可変 TBD (100kHz)~TBD
- PWM 制御方式
- 最大デューティ100%対応
- セラミックコンデンサ対応
- 可変型ソフトスタート
- 低電圧誤動作防止回路内蔵
- 過電流保護機能（ヒカップ方式）
- サーマルシャットダウン機能
- Power Good 機能
- スタンバイ機能
- 外形 NJW4196GM1 : HSOP8

■製品分類


製品名	バージョン	発振周波数	動作温度範囲
NJW4196GM1-A	A	固定 450kHz typ.	一般：-40~+125°C
NJW4196GM1-J (開発中)	J	可変 TBD (100kHz)~TBD	一般：-40~+125°C

NJW4196

■端子配列



NJW4196GM1-A




NJW4196GM1-J
(開発中)

■端子説明

端子名称	端子番号		機能
	Aバージョン	Jバージョン (開発中)	
SW	1	1	パワーMOSFETのスイッチ出力端子です。
GND	2	2	接地
SS	3	3	ソフトスタート時間を設定する端子です。 コンデンサの容量によってソフトスタート時間が決まります。
FB	4	4	出力電圧を検出する端子です。FB端子電圧が基準電圧1V typ.となるように出力電圧を抵抗分割して入力します。
RT	-	5	タイミング抵抗を接続して、発振周波数を決める端子です。 発振周波数は、TBD(100kHz)~TBDの間で設定してください。 (Jバージョンのみ)
PG	5	6	Power Good 出力端子です。オープン・ドレインで構成され、FB端子電圧が±15%で安定したとき、出力はハイインピーダンスになります。
EN/SYNC	6	7	NJW4196の動作・停止を制御する端子です。 内部は500kΩでプルダウンされています。Highレベルで動作、Lowレベルまたはオープンでスタンバイモードとなります。 またクロック信号を入力することで、信号に同期した発振周波数で動作します。
N.C.	7	-	未接続 (Aバージョンのみ)
V ⁺	8	8	ICへの電源供給端子です。電源供給のインピーダンスを下げるため、ICの近傍に入力コンデンサを接続してください。
Exposed PAD	-	-	GND端子に接続されています。

■ブロック図



NJW4196

■絶対最大定格 (Ta=25°C)

項目	記号	定格	単位
入力電圧	V ⁺	-0.3~+45	V
V ⁺ -SW 端子間電圧	V _{V-SW}	+45	V
FB 端子電圧	V _{FB}	-0.3~+6	V
PG 端子電圧	V _{PG}	-0.3~+6	V
EN/SYNC 端子電圧	V _{EN/SYNC}	-0.3~+45	V
消費電力	P _D	HSOP8 860 (*1) 2,900 (*2)	mW
接合部温度範囲	T _j	-40~+150	°C
動作温度範囲	T _{opr}	-40~+125	°C
保存温度範囲	T _{stg}	-50~+150	°C

(*1): 基板実装時 76.2×114.3×1.6mm(2層 FR-4)で EIA/JEDEC 準拠による

(*2): 基板実装時 76.2×114.3×1.6mm(4層 FR-4)で EIA/JEDEC 準拠による

(4層基板内箔 : 74.2×74.2mm、JEDEC 規格 JESD51-5 に基づき、基板にサーマルビアホールを適用)

アプリケーションの仕様条件・環境によっては、消費電力の制限により、最大出力電流を得られない場合があります。

■推奨動作条件

項目	記号	最小	標準	最大	単位
電源電圧	V ⁺	4.45	—	40	V
PG 端子電圧	V _{PG}	0	—	5.5	V
タイミング抵抗 (*3)	R _T	TBD	—	TBD	kΩ
発振周波数 (*3)	f _{OSC}	TBD (100)	—	TBD	kHz
外部クロック入力範囲					
Aバージョン	f _{SYNC}	440	—	600	kHz
Jバージョン (開発中)		0.9×fosc	—	1.3×fosc	

(*3): Jバージョンのみ対応

■電気的特性 ($V^+=V_{\text{ENSYNC}}=12\text{V}$, $T_a=25^\circ\text{C}$, Jバージョンのみ $R_T=\text{TBDk}\Omega$)

項目	記号	条件	最小	標準	最大	単位
低電圧誤動作防止回路部						
ON スレッシュホールド電圧	V_{T_ON}	$V^+=L \rightarrow H$	4.05	4.25	4.45	V
OFF スレッシュホールド電圧	V_{T_OFF}	$V^+=H \rightarrow L$	4.0	4.15	4.3	V
ヒステリシス幅	V_{HYS}		70	100	—	mV
ソフトスタート部						
充電電流	I_{CHG}		3.5	4.0	4.5	μA
発振器部						
発振周波数 (*4)	$f_{\text{OSC_A}}$		405	450	495	kHz
発振周波数 1 (*5)	$f_{\text{OSC1_J}}$	$R_T=\text{TBDk}\Omega$	270	300	330	kHz
発振周波数 2 (*5)	$f_{\text{OSC2_J}}$	$R_T=\text{TBDk}\Omega$	TBD	TBD	TBD	kHz
周波数電源電圧変動	f_{DV}	$V^+=4.45\text{V}\sim 40\text{V}$	—	1	—	%
周波数温度変動	f_{DT}	$T_a=-40^\circ\text{C}\sim +85^\circ\text{C}$	—	5	—	%
(*4): Aバージョン (*5): Jバージョン (開発中)						
バッファ部						
基準電圧	V_B		-1.0%	1	+1.0%	V
スレッシュホールド電圧	V_{TH}	$I_{\text{SW}}=3\text{A}$	-2.0%	1	+2.0%	V
入力バイアス電流	I_B		-0.1	—	0.1	μA
PWM 比較器部						
最大デューティサイクル	M_{AXDUTY}	$V_{\text{FB}}=0.9\text{V}$	—	—	100	%
最小 ON 時間	$t_{\text{ON-min}}$		—	125	185	ns
過電流保護回路部						
COOL DOWN 時間	t_{COOL}		—	75	—	ms
出力部						
出力 ON 抵抗	R_{ON}	$I_{\text{SW}}=3\text{A}$	—	0.125	0.25	Ω
スイッチング電流制限	I_{LIM}		5	6.5	8	A
SW リーク電流	I_{LEAK}	$V_{\text{ENSYNC}}=0\text{V}$, $V^+=40\text{V}$, $V_{\text{SW}}=0\text{V}$	—	—	5	μA
スタンバイ制御部/同期入力部						
EN/SYNC 端子 High スレッシュホールド電圧	$V_{\text{TH_ENSYNC}}$	$V_{\text{ENSYNC}}=L \rightarrow H$	1.6	—	V^+	V
EN/SYNC 端子 Low スレッシュホールド電圧	$V_{\text{TH_ENSYNC}}$	$V_{\text{ENSYNC}}=H \rightarrow L$	0	—	0.5	V
入力バイアス電流 (EN/SYNC 端子)	I_{ENSYNC}	$V_{\text{ENSYNC}}=12\text{V}$	—	235	340	μA

NJW4196

■電気的特性 ($V^+=V_{ENVS\text{Y}N\text{C}}=12\text{V}$, $T_a=25^\circ\text{C}$, Jバージョンのみ $R_T=\text{TBDk}\Omega$)

項目	記号	条件	最小	標準	最大	単位
Power Good 部						
High レベル検出電圧	$V_{\text{THL_PG}}$	Measured at FB pin	110	115	120	%
Low レベル検出電圧	$V_{\text{THL_PG}}$	Measured at FB pin	80	85	90	%
ヒステリシス幅	$V_{\text{HYS_PG}}$		—	2	—	%
Power Good ON 抵抗	$R_{\text{ON_PG}}$	$I_{\text{PG}}=10\text{mA}$	—	45	60	Ω
OFF 時リーク電流	$I_{\text{LEAK_PG}}$	$V_{\text{PG}}=6\text{V}$	—	—	0.1	μA

総合特性

消費電流	I_{DD}	$R_L=\text{無負荷}$, $V_{\text{FB}}=0.9\text{V}$	—	3.5	4.2	mA
スタンバイ時消費電流	$I_{\text{DD_STB}}$	$V_{\text{ENVS\text{Y}N\text{C}}}=0\text{V}$	—	—	3	μA

■熱特性


項目	記号	値	単位
接合部—周囲雰囲気間	θ_{ja}	145 (*6) 43 (*7)	$^\circ\text{C/W}$
接合部—ケース表面間	ψ_{jt}	28 (*6) 12 (*7)	$^\circ\text{C/W}$

(*6): 基板実装時 76.2×114.3×1.6mm(2層 FR-4)で EIA/JEDEC 準拠による


(*7): 基板実装時 76.2×114.3×1.6mm(4層 FR-4)で EIA/JEDEC 準拠による

(4層基板内箔 : 74.2×74.2mm、JEDEC 規格 JESD51-5 に基づき、基板にサーマルビアホールを適用)







■消費電力—周囲温度特性例









■アプリケーション回路例





■特性例 (A, J version)



■特性例 (A, J version)



■特性例 (A version)



MEMO

＜注意事項＞

このデータブックの掲載内容の正確さには万全を期しておりますが、掲載内容について何らかの法的な保証を行うものではありません。とくに応用回路については、製品の代表的な応用例を説明するためのものです。また、工業所有権その他の権利の実施権の許諾を伴うものではなく、第三者の権利を侵害しないことを保証するものでもありません。