

概要

NJM2368/69は、PWM型のスイッチングレギュレータコントロールICです。フライバック型、昇圧型のアプリケーションに最適です。

出力段にはトータムポール出力形式を採用し、スイッチング損失の低減を図っています。

NJM2368は、バイポーラトランジスタ駆動用、**NJM2369**は、パワーMOSFETや大電流トランジスタ駆動を想定し、出力段の電流制限抵抗を外しております。

保護回路としてソフトスタート回路、デットタイムコントロール、低電圧誤動作防止回路(UVLO)、タイマーラッチ型短絡保護回路を備えています。

特徴

PWM方式スイッチング電源制御

低電圧動作 3.6V ~ 32V

広発振周波数 5kHz ~ 350kHz


ソフトスタート機能 デットタイムコントロール機能併用

低電圧誤動作防止回路内蔵


短絡保護回路

小型パッケージ搭載	NJM2368D / NJM2369D	: DIP8
	NJM2368M / NJM2369M	: DMP8
	NJM2368E / NJM2369E	: EMP8
	NJM2368V / NJM2369V	: SSOP8

ブロック図



NJM2368



NJM2369

NJM2368/69 Application Manual

各ブロックの機能説明

基準電圧部 (V_{REF})

2.50V \pm 2%の高精度基準電圧を、REF端子(8ピン)より出力します。REF端子から抵抗を介してCS端子、CT端子に電圧設定することで、デットタイムコントロール、発振周波数の設定を行います。

また作られた基準電圧は、IC内部の電源供給にも用いられており(OUT部を除く)、電源電圧による特性の変動を最小限に抑えています。

低電圧誤動作防止回路部 (UVLO)

ICの電源電圧が低い場合、低電圧誤動作防止回路によって出力をOFFさせます。本回路には、電源電圧の立ち上がり立ち下がりにヒステリシス電圧幅を持たせています。これは低電圧誤動作防止回路がON/OFFして、IC動作のばたつきを防止するためです。

発振回路部 (OSC)

CT端子(7ピン)にタイミング抵抗 R_T 、及びタイミングキャパシタ C_T を外付けすることで、発振周波数 f_{osc} を設定できます。 $R_T=10k \sim 100k$ 、 $C_T=220pF \sim 22,000pF$ の範囲で使用する事を推奨しています。データ・シートの「発振周波数対タイミング抵抗」、「発振周波数対タイミング容量」特性例を参考に $f_{osc}=5kHz \sim 350kHz$ の間で設定してください。

NJM2368/69は、複数個のICを並列同期運転する場合、スレーブ用として使用ができません。スレーブ専用の**NJM2378/79**(外部同期発振型スイッチングレギュレータIC)をご使用下さい。

電源、GND 端子 (V^+ , GND)

スイッチング素子の駆動に伴い、周波数に応じた電流がICに流れます。電源ラインのインピーダンスが高いと電源供給が不安定になり、ICの性能を十分に引き出せません。電源端子 - GND端子間の近傍にバイパスコンデンサを挿入し、高周波インピーダンスを下げてください。

出力段 (OUT)

出力段は、高速でスイッチング素子を駆動できるよう、トータムポール形式になっています。

NJM2368は、スイッチング素子にバイポーラトランジスタを使用する際に最適です。出力部に500 Ω の抵抗を内蔵しており、出力電流の制限を行います。また、トータムポール出力の同時ON状態における貫通電流を最小限にとどめ、アプリケーションの無効電流の低減を図っています。

NJM2369は、出力部の電流制限抵抗(500 Ω)を取り除いてあります。よってスイッチング素子にパワーMOSFETや大電流トランジスタを使用する際に最適です。パワーMOSFETのスイッチングスピードを早くするには、ゲートの充電電圧の立ち上がりを早くする必要があります。**NJM2368**では、電流制限がかかるため、十分な立ち上がりスピードを期待できなくなります。

低電圧誤動作防止回路、短絡保護回路からの信号を受け、スイッチング動作を最優先で停止できるようになっています。このとき出力はハイインピーダンス状態となり、高温時にOUTPUT端子から流れる微小なリーク電流によって、スイッチング素子の誤動作につながる場合があります。このため、スイッチング素子にFET等の電圧駆動型デバイスをご使用の場合は、誤動作防止用にゲート・ソース間に100k Ω 程度の抵抗を入れてください。

各ブロックの機能説明 (続き)

PWM比較器部 (PWM)

IC 内部では、スイッチング出力が ON し続けないように、最大デューティ64%(typ.)に設定されています。デットタイムコントロール機能によって、定常動作時の最大デューティ制限を設定することができます。PWM比較器は、三角波(CT端子)に対し、デットタイムコントロール(CS端子)、誤差増幅器出力(F.B端子)のうち、一番低い電圧でデューティをコントロールしております。

下図にタイミングチャートを記します。

PWM比較器部は、誤差増幅器出力信号を約0.25V落として、三角波と比較しています。

オシロスコープ等でNJM2368/69の動作を観測する際には、F.B端子波形の電圧を0.25V程度下げて測定すると確認しやすくなります。




図1 タイミングチャート

NJM2368/69 Application Manual

各ブロックの機能説明 (続き)

誤差増幅器 (ER・AMP)

検出した出力電圧を増幅し、PWM比較器部へ信号を送ります。

誤差増幅器の非反転入力、0.52V ± 2%の高精度基準電圧に接続されています。IN端子から反転入力が可能になっており、抵抗分割された出力電圧を入力します。(図2 参照)

誤差増幅器の出力は、F.B端子に接続されているため、フィードバックを容易にかけることができます。

アプリケーションで使用する際のゲインは、10倍～100倍が最適と言われております。ゲインが高いと検出感度が上がるため出力電圧のノイズやリップル電圧に敏感になりやすくなります。またゲインが低いと、感度が悪くなり負荷の追従性が落ちます。最適なゲインは、アプリケーションに依存するため、カットアンドトライで決定して下さい。

誤差増幅器のゲインGは、次の計算式により求めることができます。

$$G = \frac{R_{NF}}{R1 // R2} = \frac{R_{NF}}{\frac{R1 \times R2}{R1 + R2}} \quad [\text{倍}]$$

出力電圧には、スイッチングノイズが含まれています。誤差増幅器は、スイッチングノイズを検出する必要がないので、フィードバック抵抗と並列にキャパシタを接続します。このキャパシタによりローパスフィルタが形成され、高周波成分を除去します。

ローパスフィルタのカットオフ周波数は、十分にスイッチング電源の発振周波数以下に設定します。

ここでは、発振周波数の1/10を目安に設定します。

$$f_{osc} > \frac{1}{2 \times \pi \times C_{LP} \times R_{NF}} \times 10 \quad [\text{Hz}]$$

帰還容量の決定には、発振周波数、帰還抵抗を考慮した上で決める必要があります。




図2 誤差増幅器部の回路構成

エラーアンプは、発振周波数以下の誤差電圧を検出しているため、発振周波数以上の誤差電圧を見る必要がありません。帰還容量C_{LP}はローパスフィルタの役割を果たし、容量が大きい程、ノイズ除去をしやすくなります。

ローパスフィルタのカットオフ周波数は、十分にスイッチング電源の発振周波数以下に設定します。

ここでは、発振周波数の1/10を目安に設定します。

各ブロックの機能説明 (続き)

ソフトスタート / デットタイム / 短絡保護機能 (CS端子)

NJM2368/69のCS端子は、ソフトスタート、デットタイム、短絡保護(タイマーラッチ方式)の役割をしています。CS端子周辺のブロックにあるS.C.P(Short Circuit Protection)、L.O (Latch Out)によっても制御され、次に各機能の動作原理を記します。

ソフトスタート、デットタイム機能について

CS端子はPWMコンパレータにつながっており、本端子の電位によって定常動作時のデューティ比が決定します。この特性は、デューティサイクル対CS端子電圧特性例を参考にしてください。

またCsコンデンサを付ける事で、CS端子の電位が徐々に立ち上げることができます。その結果、PWMのパルス幅も徐々に広がり、ソフトスタート制御がかかります。

電源投入から定常動作に移行するまでの動作 (図 3)

電源投入時、REF端子より基準電圧が出力され、抵抗Rsfを介して I_{CS} が流れます。

出力は立ち上がっておりませんので、S.C.Pが動作して $I_{CHG}=30\mu A$ (typ.)がCS端子より吐き出されます。

各々の電流がCsコンデンサに蓄えられ、CS端子電位が上昇します。

出力が正常に立ち上がった場合、S.C.Pは解除され I_{CHG} の吐き出しが停止します。

REF端子 - GND間で設定された抵抗Rsf、Rsrによって電位が固定され、出力デューティが制限されます。




図 3 電源投入時におけるCS端子動作

NJM2368/69 Application Manual

各ブロックの機能説明（続き）

短絡保護機能について

NJM2368/69の短絡保護回路は、タイマーラッチ方式を用いています。出力過負荷、入力電圧不足などにより出力電圧が低下したのをS.C.Pで検出し、スイッチングを停止させます

この時ICは、L.Oから出力された信号によりラッチモードとなり、アプリケーションを異常状態から守ります。セットされたラッチは、電源再投入（UVLO解除電圧以下）とする以外に、CS端子電圧をラッチモードスレッシュホールド電圧 $V_{THLA}=1.50V(\text{typ.})$ 以下にすることで復帰します。

短絡保護回路が動作し、ICの出力停止に至るまでの動作（図4）

エラーアンプ入力低下し、エラーアンプ出力がHighレベルになります。

S.C.Pの入力スレッシュホールド電圧 $V_{THPC}=1.50V(\text{typ.})$ を超えると、S.C.P出力がHighレベルになります。

電流源 $I_{CHG}=30\mu A(\text{typ.})$ をONし、Csコンデンサに充電を開始します。

CS端子の電位が上昇し、L.Oのスレッシュホールド電圧 $V_{THLA}=1.50V(\text{typ.})$ を超えると、L.O出力がHighレベルになります。スイッチングを停止し、ラッチモードへ移行します。




図4 短絡保護回路部の動作原理

ソフトスタート・短絡保護時間の設定方法

ソフトスタート機能と短絡保護機能は、CS 端子で共有しているため、両方の条件を満足させるような設計をしないではいけません。下記にソフトスタート、短絡保護時間の目安となる式を記します。

ソフトスタート時

外付け容量 Cs に流れる電流を I_{CS} とすると、

$$I_{CS} = V_{REF} / (R_{sf} + R_{sr})$$

ソフトスタート時は、出力が立ち上がっていない為に、S.C.P が動作した状態になります。よって、CS 端子から $I_{CHG} = 30\mu A$ (typ.) の電流が流れ出します。

定常動作時のデューティ比を 50% と考えると、デューティサイクル対 CS 端子電圧特性例より $V_{THCS50} = 0.55V$ となります。

よって、 V_{THCS50} に達するまでの時間は次のようになります。

$$V_{THCS50} = (I_{CS} + I_{CHG}) \times t_{duty50} / C_s$$

$$t_{duty50} = V_{THCS50} \times C_s / (I_{CS} + I_{CHG}) \text{ [s]}$$

但し、 t_{duty50} : デューティ比が 50% になるまでの時間

C_s : C_s コンデンサ容量

短絡保護時

S.C.P が動作した時、CS 端子から I_{CHG} 電流が流れ出します。

その後、L.O のスレッシュホールド電圧 V_{THLA} まで CS 端子の電位を上昇させる必要があります。よって抵抗 R_{sr} は、次のような条件を満たさないとはいけません。

$$R_{sr} > V_{THLA} (\text{max.}) / I_{CHG} (\text{min.})$$

$$R_{sr} > 1.80V / 10\mu A$$

$$> 180k$$

また、短絡保護動作を行うまでの時間は、

$$V_{THLA} = V_{THCS} + I_{CHG} \times t_{SHORT} / C_s$$

$$t_{SHORT} = (V_{THLA} - V_{THCS}) \times C_s / I_{CHG} \text{ [s]}$$

但し、

V_{THCS} : 定常動作時の CS 端子電圧

t_{SHORT} : V_{THLA} に達するまでの時間 (短絡保護回路が動作するまでの時間)

C_s : C_s コンデンサ容量

NJM2368/69 Application Manual

短絡保護機能を使用しない場合

CS 端子が L.O のスレッシュホールド電圧 V_{THLA} を超えないようにする必要があります。
設定方法として、次の 2 通りがあります。

CS 端子に外付けダイオード等を用い、 V_{THLA} 以下の電位となるようにクランプする。
外付けダイオードの温度特性によって順方向飽和電圧が変化し、クランプされる電位に影響を与えます。
ダイオードの特性を十分にご検証された上で、構成してください。

I_{CHG} 電流が流れた際に、 V_{THLA} 以下の電位となるように抵抗 R_{sr} を小さくする。
設定する抵抗値は、次の様に求められます。

$$R_{sr} < V_{THLA} (\text{min.}) / I_{CHG} (\text{max.})$$

$$R_{sr} < 1.20V / 50\mu A$$

$$< 24k$$

抵抗 R_{sr} が小さくなるため、ソフトスタート時間を決定する C_s コンデンサの容量が大きくなる傾向があります。

スイッチング出力の停止方法

CS 端子、または F.B 端子を Low レベルにする事で、スイッチング出力を停止できます。

CS 端子と F.B 端子では定常動作時の制御機能が異なります。そのため、動作が復帰したときの制御が異なります。

CS 端子を用いた場合 (図 5)

CS 端子は、デットタイム期間を利用することで、スイッチング出力を停止させます。
復帰時は、 C_s コンデンサによってソフトスタートがかかります。

FB 端子を用いた場合 (図 6)

FB 端子は、帰還信号を利用することで、スイッチング出力を停止させます。
復帰時は、直ぐにスイッチング出力が出始めます。




図 5 スwitchング出力停止方法 (F.B 端子)




図 6 スwitchング出力停止方法 (CS 端子)

パッケージパワーの計算

周囲温度が高い条件下で使用する場合は、ICの消費電力に対してディレーティングを持たせる必要があります。自己消費電力の他に、スイッチング素子を駆動するために発生する電力量も考慮しなければいけません。

ICの電源電圧 : V^+
 ICの自己消費電 : I_{CCAV}
 発振周波数 : f_{osc}
 OUT端子出力電圧 : V_{OH}
 OUT端子出力電流 : I_{SOURCE}
 ON時間 : t_{on}
 ゲート電荷量 : Q_g (MOS FET 使用時)
 とします。

NJM2368 でバイポーラトランジスタ駆動の場合

トランジスタを駆動するため、ON時間にはベース電流が流れ続けます。この間は出力段が High レベルとなり、損失が発生します。

ICの消費電力 P_D は、次のように求められます。

$$P_D = (V^+ \times I_{CCAV}) + \{ (V^+ - V_{OH}) \times I_{SOURCE} \times t_{on} \times f_{osc} \} [W]$$

NJM2369 で MOS FET 駆動の場合

MOS FET は、ゲートがハイインピーダンスの特徴を持ちます。MOS FET を ON/OFF するためには、ゲートの容量成分を充放電する必要があり、ゲートの総電荷量 (1 秒間当たりの移動電荷量) Q_g によって決まります。ICの消費電力 P_D は、次のように求められます。

$$P_D = (V^+ \times I_{CCAV}) + (V^+ \times Q_g \times f_{osc}) [W]$$

消費電力対周囲温度特性例

求めた消費電力 P_D に対して温度ディレーティングを考慮します。

消費電力対周囲温度特性例 (図7) を参考に、定格内に収まるか確認してください。






図7 NJM2368/69 消費電力対周囲温度特性例

NJM2368/69 Application Manual

絶縁フライバック回路例



昇圧回路例



MEMO

<注意事項>

このデータブックの掲載内容の正確さには万全を期しておりますが、掲載内容について何らかの法的な保証を行うものではありません。とくに応用回路については、製品の代表的な応用例を説明するためのものです。また、工業所有権その他の権利の実施権の暗黙を伴うものではなく、第三者の権利を侵害しないことを保証するものではありません。