

概要

NJU7606/08 は、低電圧電源動作で高速発振できる昇圧/フライバック型スイッチングレギュレータ用 IC です。出力にトータムポール出力形式を採用しており、MOSFET のドライブが容易です。

ロードスイッチ機能を搭載し、スタンバイ時、ラッチモード時における、負荷への電流の流れ込みを遮断できます。またソフトスタート、デットタイムコントロール、タイマーラッチ短絡保護機能を内蔵しており、外部可変が容易です。電池アプリケーションや低電圧ロジックから電圧を昇圧生成用途に最適です。

小型/薄型パッケージである TVSP, FFP タイプの採用により、面積、高さに制約のあるアプリケーションにも容易にご検討いただけます。

特徴

PWM 方式スイッチング電源制御

ロードスイッチ機能

低電圧動作 2.2V ~ 8V

広発振周波数 300kHz ~ 1MHz

最大デューティ比 90% typ.

消費電流 動作時 : 800μA typ.

スタンバイ時 : 1μA max.

ソフトスタート機能内蔵 16ms typ. または外部設定

デットタイムコントロール機能


タイマーラッチ短絡保護機能

C-MOS 構造

外形 **NJU7606RB2** : TVSP10

NJU7608PB1 : FFP12

ブロック図



各ブロックの機能説明

1. スイッチングレギュレータ基本機能

エラーアンプ部 (ER-AMP)

エラーアンプ部の非反転入力は、 $1.0V \pm 1.5\%$ の高精度基準電圧が接続されています。アンプの反転入力(IN-端子)に、抵抗分割されたコンバータ出力を入力することで出力電圧を設定します。

アンプ部は高利得のゲインを持ち、フィードバック(FB 端子)が外部に出ています。FB 端子 - IN-端子間にフィードバック抵抗・コンデンサを設けることが容易なため、各種アプリケーションにおける最適なループ補償を設定できます。

発振回路部 (OSC)

発振周波数は、RT 端子に、抵抗を GND 間に挿入することで発振周波数が設定できます。データ・シートの「タイミング抵抗対発振周波数」特性例を参考に 300kHz ~ 1MHz の間で設定してください。

発振回路における三角波は、0.2V ~ 0.8V の振幅を IC 内部で生成しております。

PWM 比較器部 (PWM)

エラーアンプと三角波の信号を受け、スイッチングのデューティ比をコントロールします。

さらにソフトスタート、デットタイムコントロールの信号も組み合わせる事で、電源起動時から最大負荷時まで、アプリケーションに合わせた外部設定を可能にしています。

出力段 (Buffer)

出力段には、高速で電流を流せるトータムポール形式の Buffer を組み込んでいます。そのためスイッチング素子の N-ch MOSFET を効率よく駆動する事が可能です。

ゲート容量のチャージ/ディスチャージには急激な電流変化を伴うため、寄生インダクタンス成分等によりスパイクノイズが出ることがあります。ゲート容量が小さい場合は、OUT 端子 - ゲート間に抵抗を挿入し適度に電流を制限してください(図 1 参照)。抵抗が大きすぎると波形がなまってしまうため効率を低下させますので、実機評価のうえ最適値を決定してください。

また低電圧誤動作防止回路、短絡保護回路からの信号を受け、スイッチング動作を最優先で停止できるようになっています。

電源、GND 端子 (V^+ , GND)

スイッチング素子の駆動に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源供給が不安定になり、IC の性能を十分に引き出せません。 V^+ 端子 - GND 端子間の近傍にバイパスコンデンサを挿入し、高周波インピーダンスを下げてください。




図 1 出力段とゲート抵抗

各ブロックの機能説明 (続き)

2. 保護機能、付加機能

低電圧誤動作防止回路 (UVLO)

IC の電源電圧が低い場合、低電圧誤動作防止回路によって出力を OFF させます。本回路には、電源電圧の立ち上がり立ち下がりにヒステリシス電圧幅を持たせています。これは低電圧誤動作防止回路が ON/OFF して、IC 動作のばたつきを防止するためです。

ロードスイッチ機能 (LSW)、スタンバイ機能 (Standby ON/OFF)

昇圧コンバータは回路構成上、入出力間が導通状態にあります。そのため IC のスイッチングが停止状態でも、負荷にはリーク電流が流れます。ロードスイッチ機能は LSW 端子に接続される MOSFET によって、UVLO、スタンバイ、ラッチモード時における IC の停止状態と連動して、昇圧コンバータの入出力間を遮断します (図 2)。

出力短絡等による大電流が流れる場合には、ロードスイッチ FET を保護するために、外部で電流制限を行う必要があります。

ロードスイッチ FET を出力側に挿入する場合は、LSW 端子の耐圧を定格範囲内で使用してください。




図2 昇圧コンバータの入出力間遮断

各ブロックの機能説明 (続き)

ソフトスタート機能 (Soft Start)

16ms typ.のソフトスタート機能を内蔵しており、UVLO解除、またはON/OFFからの復帰後、動作を開始します。PWMコンパレータで制御される最大デューティーが徐々に上昇し、最終的に90% typ.出力が可能となります。

またDTC端子にコンデンサをつけることで、ソフトスタート時間を長くすることも可能です (図3参照)。この場合のソフトスタートは、DTC端子電圧をC_Sコンデンサで遅延させる事により、徐々にデューティーが開く制御になっております。充電電流I_{DTC}、ソフトスタート時間T_{SS}は、下記計算式で表す事ができます。

$$I_{DTC} = 0.5 / R_T \text{ [A]}$$

$$T_{SS} = C_S \times 0.74V / I_{DTC} \text{ [s]}$$

起動時のタイミングチャートについては、図4を参考にしてください。

デットタイムコントロール機能 (DTC)

IC内部では、スイッチング出力がONし続けないように、最大デューティー90% typ.に設定されています。最大デューティーを下げて使用するには、DTC端子に抵抗をつけることでコントロールが可能です。この時の最大デューティー比は、下記計算式で表す事ができます。

$$M_{AXDUTY} = (V_{DTC} - 0.2) / 0.6 \times 100 \text{ [%]}$$

$$R_{DTC} = V_{DTC} / I_{DTC} \text{ [} \Omega \text{]}$$





図3 ソフトスタート、デットタイム機能



* : IC 内部で設定されたソフトスタート時間、最大デューティーとした場合。
DTC 端子使用時は、外付けのコンデンサ C_S、抵抗 R_{DTC} で設定された値に応じて変化します。

図4 起動時のタイミングチャート

各ブロックの機能説明 (続き)

短絡保護回路 (SCP, Latch)

出力の過負荷や短絡、入力電圧不足等により、出力電圧が低下した場合、短絡保護回路が動作しスイッチング出力を停止します。停止するメカニズムは次のようになります。(図5 参照)

- エラーアンプ入力低下し、エラーアンプ出力: High レベル
- スレッシュホールド電圧を超えると、アンプ1 出力: Low レベル
- FET が OFF となり、C_{SCP} コンデンサに I_{CHG}=2μA で充電が開始
- SCP のスレッシュホールド電圧を超えると、SCP 出力: High レベル
- スイッチング出力が停止しラッチモードへ移行、LSW 出力: Open

短絡保護回路が動作するまでのタイミングチャートについては、図6を参考にしてください。

出力低下からラッチモードに移行するまでのデレイ時間は、SCP 端子に接続されるコンデンサにより設定可能です。

電源投入時は、出力電圧が立ち上がっていないため、短絡保護回路が動作します。

デレイ時間 t_d の設定は、ソフトスタート期間よりも長くする必要があります。

$$t_d = V_{T_LA} \times C_{SCP} / I_{CHG} [s]$$

セットされたラッチ回路は、次の方法でリセットができます。

- ・電源再投入 (電源電圧 : UVLO 検出電圧以下)
- ・SCP 端子を GND レベルにする。
- ・ON/OFF 端子で IC の動作状態を切り替える。

また短絡保護回路を使用しない場合は、SCP 端子を GND に接続してください。




図5 短絡保護回路




図6 短絡保護回路動作時のタイミングチャート

アプリケーション情報

NJU7606/08 を使用したアプリケーションにおける部品選定について記します。
各条件下において、アプリケーションの最適化ができるよう示します。

発振周波数

発振周波数の高速化により、インダクタンス、コンデンサ等の部品を小型化にすることが出来ます。しかしスイッチング損失が発生することから、変換効率が低下しやすい欠点があります。その結果、熱を放出するのが難しくなり、一概に高速化が有効な手段には結びつきません。
アプリケーションの環境、外付け部品の性能、コスト等を考慮しながら設定する必要があります。

インダクタ

インダクタンスには大電流が流れるため、飽和しない電流能力を持たせる必要があります。
L 値を小さくするとインダクタンスのサイズも小さくなります。しかし、ピーク電流が大きくなり効率が悪化します。
反面、L 値が大きくなると、スイッチング時のピーク電流は低下します。よって変換効率の改善、出力リップル電圧の低下につながります。あるレベル以上では、インダクタンスの巻数増加により、抵抗成分による損失（銅損）が大きくなります。




図7 インダクタ電流の状態偏移

理想的には、インダクタンス電流が連続モードになる様にL 値を設定します。しかし負荷電流が小さくなる程、連続モード 臨界モード 断続モードと電流波形が変化（図7）していきます。
断続モードにおいては、出力電流に対するピーク電流が大きくなり、変換効率が低下しやすくなります。場合によってはL 値を大きくし、連続モードの維持できる負荷電流領域を広げます。

キャッチ・ダイオード

スイッチング素子が OFF サイクルの時は、インダクタンスに蓄えられた電力がキャッチ・ダイオードを経由して出力コンデンサに流れます。そのためダイオードにはサイクル毎に、負荷電流に応じた電流が流れます。ダイオードの順方向飽和電圧と電流の積が電力損失となるため、順方向飽和電圧の低い SBD (Schottky Barrier Diode) が最適です。また SBD は、逆回復時間が短い特徴を併せて持っています。逆回復時間が長くなると、スイッチングトランジスタが OFF から ON サイクルに移行した時、貫通電流が流れてしまいます。この電流によって効率の低下、ノイズの発生等に影響を及ぼす可能性が有ります。
スイッチング素子が ON サイクルの時は、ダイオードに逆電圧が印可された状態になります。ダイオードの耐圧には、最大出力電圧以上の余裕を持たせてください。

スイッチング素子

スイッチング素子には、スイッチング用途に指定されたものをお奨めいたします。
MOSFET の選定には、ゲートの閾値電圧を考慮する必要があります。特に入力電圧が低くなると、OUT 端子から出力されるゲート駆動電圧も低下します。そのため MOSFET の閾値電圧が高いと、ドレイン・ソース間が十分に ON し切れず、最適な効率が望めない事があります。
またゲート容量が大きいのも効率を低下させる要因につながります。ゲート容量への充放電により、スイッチングの立ち上がり / 立ち下がり時間が遅れ、スイッチング損失が発生します。その他にスイッチングのピーク電流、耐圧、パッケージの許容損失、安全動作領域等を考慮し決めてください。

アプリケーション情報 (続き)

入力コンデンサ

スイッチングレギュレータの入力部には、周波数に応じた過渡的な電流が流れます。電源回路に供給される電源インピーダンスが大きいと入力電圧の変動につながり、NJU7606/08 の性能を十分に引き出せません。よって入力コンデンサは、できる限りインダクタンスの近くに挿入してください。

また MOSFET の高速駆動を行う IC の電源ラインも重要です。IC の V^+ 端子-GND 端子間にセラミックコンデンサを挿入することで、高周波インピーダンスを十分に下げることをお奨めいたします。

出力コンデンサ

出力コンデンサは、インダクタンスからの電力を蓄え、出力への供給電圧を安定させる役割をします。

出力コンデンサの選定には、ESR(等価直列抵抗: Equivalent Series Resistance)の特性、リップル電流、耐圧を考慮に入れる必要が有ります。

特にリップル電流、耐圧は、入力コンデンサ同様、コンデンサの定格以下で使用しなければいけません。

また周囲温度によっては、コンデンサの容量低下、ESR の増加 (低温時) 寿命 (高温時) へ影響を与えます。出力コンデンサの定格には、十分なデレーティングを持たせるのが望ましい使い方です。

出力コンデンサの ESR 特性は、出力リップルノイズへ大きな影響を与えます。低 ESR タイプのコンデンサであれば、更にリップル電圧を下げる事が出来ます。また、コンデンサの ESR を下げる方法として、出力コンデンサを並列接続する方法が有ります。この場合、1個の大容量コンデンサよりも高周波インピーダンスを下げられる場合があります。ただし同じ特性のコンデンサを使用しないと、温度特性、ばらつきによっては、リップル電流の流れる割合が大きくなりすぎてしまう可能性があります。

基板レイアウト

大電流のスイッチングにより、GND ラインの不安定化、輻射ノイズの発生を抑えるため、基板のレイアウトは重要な項目です。大電流の流れるラインは太く、短くし、ループ面積を最小限にしてください。(図8参照)

GND ラインは、パワー系と信号系を分離した上で1点アースをとるのが望ましい接続です。

また電圧検出のフィードバックラインは、できるだけインダクタンスから離します。本ラインはインピーダンスが高いため、インダクタンスからの漏れ磁束でノイズの影響を避けるように配線します。





図8 基板配線例

アプリケーション設計 昇圧アプリケーション回路例

設計条件

- 入力電圧 : $V_{IN}=3.3V$
- 出力電圧 : $V_{OUT}=9V$
- 出力電流 : $I_{OUT}=150mA$
- 出力リップル電圧 : $V_{ripple(P-P)}=30mV$ 以下



- L : TDK VLF4012A
- FET : Fairchild FDC6420
- SBD : Nihon Inter EP10QY03
- C_{IN}, C_{OUT} : Panasonic EEFFD1B150R

発振周波数の設定

アプリケーションの小型化を図るため、発振周波数を 700kHz に設定します。
 発振周波数の特性例より、 $R_T=47 [k]$ 、 $t=1.43[\mu s]$ となります。

スイッチングの ON/OFF (t_{ON}/t_{OFF})時間は、

$$V_{OUT} = \frac{t_{ON} + t_{OFF}}{t_{OFF}} \times V_{IN}$$

より、

$$t_{ON} = \frac{V_{OUT} - V_{IN}}{V_{OUT} \times f_{OSC}} = \frac{9 - 3.3}{9 \times 700k} = 0.9 [\mu s]$$

$t_{ON}=0.9 [\mu s]$, $t_{OFF}=0.53 [\mu s]$, $duty=63[\%]$ で動作します。

アプリケーション設計例 (続き)

インダクタンスの決定

連続モードとなる条件においてインダクタンスLは、下記計算式より求めます。

$$L = \frac{V_{IN}^2}{2 \times V_{OUT} \times I_{OUT}} \times t_{ON} = \frac{3.3^2}{2 \times 9 \times 0.15} \times 0.9\mu = 3.63\mu \Rightarrow 4.7 [\mu\text{H}]$$

連続動作条件となる負荷電流を確認します。

$$I_{OUT} \geq \frac{V_{IN}^2}{2 \times L \times V_{OUT}} \times t_{ON} = \frac{3.3^2}{2 \times 4.7\mu \times 9} \times 0.9\mu = 115 [\text{mA}]$$

スイッチング時のピーク電流 I_{pk} を求めます。

$$\begin{aligned} I_{PK} &= \frac{V_{OUT} \times I_{OUT}}{V_{IN}} + \frac{V_{IN}}{2 \times L} \times t_{ON} \\ &= \frac{9 \times 0.15}{3.3} + \frac{3.3}{2 \times 4.7\mu} \times 0.9\mu = 725 [\text{mA}] \end{aligned}$$

リップル電流 I_L を求めます。

$$\Delta I_L = \frac{V_{IN}}{L} \times t_{ON} = \frac{3.3}{4.7\mu} \times 0.9\mu = 631 [\text{mA}]$$




図9 インダクタ電流波形

インダクタンスに流せる電流は、スイッチング時のピーク電流に対して十分な余裕を持たせます。

アプリケーション回路では、次の様なアイテムを選択します。

CLS4D11-4R7	: 4.7μH/0.8A (Sumida)
VLF4012AT-4R7	: 4.7μH/1.1A (TDK)

インダクタンスLは、理論上の値であり、アプリケーションの仕様、部品等によって最適な値は異なりますので、最終的には実機で微調整を行います。

出力コンデンサの決定

出力コンデンサは、出力のリップルノイズを決める重要な部品です。出力コンデンサは、ESR (等価直列抵抗)、リップル電流、コンデンサ耐圧に重点をおいて決定します。

出力リップル電圧 V_{ripple(P-P)}=30mV 以下としたいため、出力コンデンサの ESR を下記式にて求めます。

$$ESR = \frac{V_{ripple(p-p)}}{\Delta I_L} = \frac{30\text{m}}{631\text{m}} = 48 [\text{m}\Omega]$$

また出力容量の選定には、十分なリップル電流を許容できる物を選びます。

コンデンサに流れるリップル電流の実効値(I_{rms})は、下記計算式より求められます。

$$I_{rms} = \frac{\Delta I_L}{2\sqrt{3}} \times \frac{t_{on}}{t} = \frac{631\text{m}}{2\sqrt{3}} \times \frac{0.9\mu}{1.47\mu} = 112 [\text{mA}_{rms}]$$

ここでは十分なマージンをふまえて、上記スペックを満たせるコンデンサを使用します。アプリケーション回路では、機能性高分子タイプの低ESRコンデンサC_{OUT}=15μF/12.5V, Panasonic EEFFD1B150Rを使用します。

アプリケーション設計例 (続き)

電圧検出回路部の決定

出力電圧 V_{OUT} は、 $R1, R2$ の抵抗比で決まります。 $R1, R2$ に流れる電流は、 $ER \cdot AMP$ に流れるバイアス電流を無視できるような値とします。

一般的に $R1, R2$ に流れる電流は、 $I_{B(max)}$ に対して 100 倍以上になるように抵抗を選定します。

$$V_{OUT} = \left(\frac{R2}{R1} + 1 \right) \times V_{REF} = \left(\frac{120k}{15k} + 1 \right) \times 1 = 9 [V]$$

本アプリケーションでは、 $R1=15k$ 、 $R2=120k$ で出力電圧=9V に設定します。

NJU7606/08 のエラーアンプ出力は、FB 端子に接続されているため、フィードバックを容易にかけることが出来ます。エラーアンプにおける電圧検出は、DC 成分を重視します。AC 成分は、スイッチングノイズ、商用リップルノイズ等の成分が多いため、ゲインを大きくするとスイッチングレギュレータの安定性に影響を与えます。

エラーアンプ出力の帰還方法は、抵抗とコンデンサの並列接続や、直列接続など様々な方法があります。

フィルタを構成し DC 成分のゲインを十分に上げ、AC 成分のゲインを下げる接続方法をとります。

本アプリケーションでは、帰還抵抗 $R_{NF}=22k$ とコンデンサ $C_{NF}=2,200pF$ を直列接続します。

ただし AC 成分のゲインを下げ過ぎますと、急激な負荷変動に追従できなくなる可能性があります。アプリケーションの部品、レイアウト、環境などによって異なる為、カットアンドトライで最適化することをお奨めします。

また、帰還抵抗がエラーアンプの入出力に直結される場合、フィードバック電流も考慮する必要があります。帰還抵抗値が小さいとエラーアンプの電流能力や、電圧検出抵抗 $R1$ に電流が流れ込み、出力電圧誤差が大きくなります。帰還抵抗を 100k 以上に設定することで、これらの影響は最小限に抑えられます。

付加機能、保護機能の設定

4、5 ページ目に記載されている「各ブロックの説明」を参考にしながら決定してください。

・ソフトスタート機能

IC 内蔵のソフトスタート時間 $T_{SS}=16ms$ とします。そのため、コンデンサ C_S は接続しません。

外部設定する場合は、下記計算式より求めます。

$$I_{DTC} = 0.5 / R_T [A]$$

$$T_{SS} = C_S \times 0.74V / I_{DTC} [s]$$

・デットタイムコントロール機能

IC で設定されている $D_{UTYMAX}=90\%$ とします。そのため、抵抗 R_{DTC} は接続しません。

外部設定する場合は、下記計算式より求めます。

$$M_{AX}D_{UTY} = (V_{DTC} - 0.2) / 0.6 \times 100 [\%]$$

$$R_{DTC} = V_{DTC} / I_{DTC} [\]$$

・短絡保護機能



SCP 端子にコンデンサ C_{SCP} を接続する事で、ラッチモードに移行するまでのタイマー時間 t_d を設定します。

$t_d=50ms$ とすると C_{SCP} は、下記計算式で求められます。



$$C_{SCP} = t_d \times I_{CHG} / V_{T_LA} = 50ms \times 2\mu / 1 = 0.1 [\mu F]$$

NJU7606/08 アプリケーション特性例



$V_{OUT}=3.3V$ 設定時 ($R1=13k$, $R2=30k$)



$V_{OUT}=5.0V$ 設定時 ($R1=7.5k$, $R2=30k$)



$V_{OUT}=9V$ 設定時 ($R1=15k$, $R2=120k$)



MEMO

<注意事項>
このデータブックの掲載内容の正確さには万全を期しておりますが、掲載内容について何らかの法的な保証を行うものではありません。とくに応用回路については、製品の代表的な応用例を説明するためのものです。また、工業所有権その他の権利の実施権の暗黙を伴うものではなく、第三者の権利を侵害しないことを保証するものではありません。